Vorlesung Rechnerentwurf

WS 2007/08
Prof. Dr. A. Strey
Universität Innsbruck, Institut für Informatik

Zeit und Ort:

Di, 8.30-10.00, HS 11

Atuelles:

Die 2. Prüfung findet am 6. März 2008 von 8.30-10.00 im Hörssal 11 statt. Bei dieser 2. Klausur sind ausser der VHDL Reference Rard (s. unten) KEINE WEITEREN HILFSMITTEL
zugelassen.

Inhalt:

1 Entwurf
- Entwurfsebenen
- Entwurfsmethodik
- Entwurfssoftware
2 Wdh. Grundlagen Digitaltechnik
- Gatter, Schaltnetze, PALs, PLAs
- Flipflops, Register, Schaltwerke, Zähler
- Speicher
3 Hardware-Beschreibungssprachen
- VHDL, Verilog HDL, ABEL HDL
- Unterschiede zu normalen Programmiersprachen
4 Grundlagen von VHDL
5 FPGAs
- Aufbau
- Programmierung
6 Synthese
- Logiksynthese
- Layoutsynthese
7 Simulation
- Erstellen von Testbenchs
8 weitere Möglichkeiten von VHDL
9 Entwurf von Prozessoren
- Rechenwerk
- Steuerwerk
- Ein-/Ausgabewerk

Übungen:

Die Übungen finden Freitags, 13-14 Uhr, im Raum RR15 statt. Die Webseite zur Übung mit genauem Zeitplan und weiteren Informationen findet man hier.

Blatt 1 (sheet1.pdf), Blatt 2 (sheet2.pdf), Blatt 3 (sheet3.pdf), Blatt 4 (sheet4.pdf), Blatt 5 (sheet5.pdf), Blatt 6 (sheet 6.pdf), Blatt 7 (sheet7.pdf), Blatt 8 (sheet8.pdf), Blatt 9 (sheet9.pdf), Blatt 10 (sheet10.pdf)

Beispiele:

4x4 Bit Multiplizierer in struktureller Form in VHDL (mult4.vhd), benötigt 4-Bit Multiplizierer (multcell.vhd) und Volladdierer (add1.vhd)

Links zu weiteren Informationen:

ABEL HDL Primer (University of Pennsylvania)
VHDL Cookbook (first online version of the VHDL book by P. Ashenden)
VHDL Reference Card
Xilinx ISE WebPACK (in Vorlesung und Übung eingesetztes Softwarepaket zum Entwurf von FPGAs)

Vorlesungsfolien:

können von hier im pdf-Format (4 Folien je Seite, Farbe) heruntergeladen werden.

Einleitung	REintro4.pdf
Kapitel 1: Entwurf	REentwurf4.pdf
Kapitel 2: Grundlagen	REdigital4.pdf
Kapitel 3: Hardware-Beschreibungssprachen	REsprachen4.pdf
Kapitel 4: VHDL, Teil A	REvhdl4.pdf
Kapitel 4: VHDL, Teil B	REvhdlB4.pdf
Kapitel 4: VHDL, Teil C	REvhdlC4.pdf
Kapitel 5: Simulation	REsimulation4.pdf
Kapitel 6: FPGAs	REfpga4.pdf
Kapitel 7: Synthese	REsynthese4.pdf
Kapitel 8: VHDL Ergänzungen	REvhdlsuppl4.pdf
Kapitel 9: Entwurf eines einfachen Prozessors	REprocessor4.pdf