Vorlesung Rechnerentwurf

WS 2008/09
Dr. A. Strey
Universität Innsbruck, Institut für Informatik

Zeit und Ort:

Vorlesung findet Mi 10.15-11.45 in HS 10 statt.

Atuelles:

Die Klausur findet am 21.01.09 im Hörsaal 10 statt. Als Hilfsmittel ist nur die VHDL reference card erlaubt (s. unten).

Inhalt:

In dieser Vorlesung wird eine Einführung in die Programmierung und den Einsatz von FPGAs (Field Programmable Gate Arrays) gegeben, die im Bereich der Embedded Systems als Alternative zu Standardprozesoren zunehmend an Bedeutung gewinnen. Hierzu gehört vor allem das Erlernen der Hardwarebeschreibungssprache VHDL und der Umgang mit den Werkzeugen des Rechnerentwurfs. Folgende Kapitel sind vorgesehen:

1 Entwurf
- Entwurfsebenen
- Entwurfsmethodik
- Entwurfssoftware
2 Wdh. Grundlagen Digitaltechnik
- Gatter, Schaltnetze, PALs, PLAs
- Flipflops, Register, Schaltwerke, Zähler
- Speicher
3 Hardware-Beschreibungssprachen
- VHDL, Verilog HDL, ABEL HDL
- Unterschiede zu normalen Programmiersprachen
4 Grundlagen von VHDL
5 FPGAs
- Aufbau
- Programmierung
6 Synthese
- Logiksynthese
- Layoutsynthese
7 Simulation
- Erstellen von Testbenchs
8 FPGA-Boards
9 weitere Möglichkeiten von VHDL
10 Entwurf von Prozessoren
- Rechenwerk
- Steuerwerk
- Ein-/Ausgabewerk

Proseminar:

Hier werden praktische Übungen am Rechner unter Verwendung des Entwurfswerkzeugs Xilinx ISE durchgeführt. Auch sind mehrere FPGA-Boards für den praktischen Test von Entwürfen vorhanden. Folgende Aufgabenblätter werden im Proseminar besprochen:

Blatt1 (blatt1.pdf, Besprechung am 7.10.08), Blatt 2 (blatt2.pdf, Besprechung am 14.10.08), Batt 3 (blatt3.pdf, Besprechung am 21.10.08), Blatt 4 (blatt4.pdf, Besprechung am 27.10.08), Blatt 5 (blatt5.pdf, Besprechung am 04.11.08), Blatt 6 (blatt6.pdf, Besprechung am 11.11.08), Blatt 7 (blatt7.pdf, Besprechung am 18.11.08), Blatt 8 (blatt8.pdf, Besprechung am 25.11.08), Blatt 9 (blatt9.pdf, Besprechung am 02.12.08), Blatt 10 (blatt10.pdf, Besprechung am 09.12.08), Blatt 11 (blatt11.pdf, Besprechung am 13.01.09), Blatt 12 (blatt12.pdf, Besprechung am 20.01.09)

Lösungen:

Beispiellösung zu Aufgbenblatt 7: Serieller Multiplizierer (SerialMult.vhd) und zugehörige Testbench (TestSerialMult.vhd)

Links zu weiteren Informationen:

ABEL HDL Primer (University of Pennsylvania)
VHDL Cookbook (first online version of the VHDL book by P. Ashenden)
VHDL Reference Card
Xilinx ISE WebPACK (in Vorlesung und Übung eingesetztes Softwarepaket zum Entwurf von FPGAs)

Vorlesungsfolien:

können von hier im pdf-Format (4 Folien je Seite, Farbe) heruntergeladen werden.

Organisatorisches	REintro4.pdf
Kapitel 1: Entwurf	REentwurf4.pdf
Kapitel 2: Digitaltechnik	REdigital4.pdf
Kapitel 3: Hardware-Beschreibungssprachen	REsprachen4.pdf (aktualisiert)
Kapitel 4: VHDL, Teil 1	REvhdl4.pdf
Kapitel 4: VHDL, Teil 2	REvhdlB4.pdf
Kaiptel 4: VHDL, Teil 3	REvhdlC4.pdf
Kapitel 5: Simulation	REsimulation4.pdf
Kapitel 6: FPGAs	REfpga4.pdf
Kapitel 7: Synthese	REsynthese4.pdf
Kapitel 8: Ergänzungen	REsuppl4.pdf
Kapitel 9: Entwurf eines Prozesssors	REprocessor4.pdf